

Module Structure machine 2

La série de TD n=°2

Exercice 01 :

1. Réaliser un circuit (ADD) qui permet d'additionner deux bits avec une retenue en entrée.
2. Utiliser les circuits ADD pour faire un additionneur des nombres binaires sur 4 bits.

Exercice 02 :

- Réaliser un comparateur 2 bits en utilisant des comparateurs 1 bit avec des entrées de mise en cascade

Exercice 03:

- Réaliser un additionneur complet avec un multiplexeur 8 à 1

Exercice 04 :

On veut réaliser le circuit qui permet de déterminer les nombres non premiers entre 0 et 15.

1. Donnez la table de vérité.
2. Réalisez le schéma à l'aide d'un seul multiplexeur.

Exercice 05:

Réaliser un circuit qui détermine si un nombre sur 5 bits n'est pas multiple de 3, à l'aide d'un multiplexeur (table de vérité, schéma à l'aide d'un multiplexeur)

Exercices supplémentaires

Exercice 1 : Réaliser un multiplexeur à 4 entrées.

Exercice 2 : Réaliser le demi-additionneur à l'aide d'un minimum de multiplexeurs à 4 entrées.

Exercice 3 : Réaliser l'additionneur complet à l'aide d'un minimum de multiplexeurs à 8 entrées

Exercice 4 :

Soit une information binaire sur 5 bits ($i_4i_3i_2i_1i_0$). Donner le circuit qui permet de calculer le nombre de 1 dans l'information en entrée en utilisant uniquement des additionneurs complets sur 1 bit ?

Exemple : Si on a en entrée l'information ($i_4i_3i_2i_1i_0$) = (10110) alors en sortie on obtient la valeur 3 en binaire (011) puisque il existe 3 bits qui sont à 1 dans l'information en entrée .

